每经记者｜岳楚鹏 每经编辑｜金冥羽、兰素英、易启江

过去60余年间，全球半导体产业的发展总体上遵循了由英特尔联合创始人戈登·摩尔提出的“摩尔定律”：即集成电路上可容纳的晶体管数量，会以大约每18至24个月翻一番的速度持续增长。

然而，随着先进制程在物理规律和成本投入上日益逼近极限，“摩尔定律”的发展空间正在持续收窄，产业界也因此开始寻找后摩尔时代的新方向。

在5月25日举行的IEEE国际电路与系统研讨会ISCAS 2026上，华为公司董事、半导体业务部总裁何庭波正式发布了“韬（τ）定律”即Tau Scaling Law，其目的在于跳出单纯缩小晶体管的传统技术路线，并预计到2031年，基于“韬（τ）定律”的高端芯片晶体管密度将达到与1.4纳米制程相当的水平。

何庭波发表视频演讲，图片来源为演讲视频截图

6月1日，全球芯片设计自动化及半导体技术路线图领域的重要学者Andrew B. Kahng（安德鲁·姜）接受《每日经济新闻》记者专访，围绕“韬（τ）定律”的实际价值及其发展前景作出了解读。

Andrew B. Kahng现任加州大学圣地亚哥分校计算机科学与工程以及电气与计算机工程双聘杰出教授，同时也是国际计算机学会（ACM）和国际电气与电子工程师协会（IEEE）会士，并于2019年获得被称为“韩国诺贝尔奖”的韩国湖岩工程奖。

Andrew B. Kahng图片来源为加州大学圣地亚哥分校官网

NBD：请问应当如何理解华为所提出的“韬（τ）定律”？

Andrew B. Kahng：华为提出的“韬（τ）定律”，首先可以被理解为其面向全球半导体生态系统所作出的一种公开表态：它既体现出华为将继续推动半导体技术演进的决心与信心，也构成了对传统技术路线的一种挑战。

“韬（τ）定律”的核心目标只有一个，即在应用市场中构建具有竞争力的系统产品价值。要实现这一目标，不能只依赖某一个单独的技术环节，而需要从系统层到技术层进行全栈协同优化与协同推进。系统产品价值并不只是来源于光刻技术，还涵盖软件、封装、芯片设计、产业生态以及工程能力等多个方面。

NBD：如果芯片性能的提升不再主要依赖于缩小晶体管尺寸，那么现代芯片在下一阶段的优化工作应当朝着哪些方向来推进？

Andrew B. Kahng：归根结底，真正应当被确立为优化目标并持续加以提升的，是系统层面的整体价值。

不过，“价值”这一概念本身涵盖了商业以及经济层面的考量，因此相较于单纯的技术指标会更为复杂，也更难得到精确衡量。从历史来看，半导体产业往往借助一系列技术指标，来对经济价值的提升进行大致反映，例如密度。在整个“摩尔定律”时代，这些代理指标也始终处于持续演进之中，其中不仅包括晶体管沟道长度以及栅极间距，也包括金属互连间距、能效、电路速度以及成本等多个维度。注：在半导体领域，所谓缩放，指的是借助对设计、工艺或系统手段的优化，使芯片在性能、功耗、面积以及成本等方面持续提升的过程。

类似地，“韬（τ）定律”或许也可以被理解为一种元定律，它作为一个新提出的概念，旨在反映半导体产业对于持续提升系统价值的根本性需求。

需要指出的是，把“摩尔定律”简单地与几何缩放直接绑定起来的认识，实际上在很早以前就已经被突破。早在二十多年前，等效缩放以及基于设计的缩放就已被纳入半导体产业路线图之中。

与此同时，“超越摩尔”即More Than Moore这一概念也已提出约二十年。该理念并非单纯关注晶体管尺寸，而是从系统层面以及应用需求出发。早在约四分之一个世纪前，半导体产业路线图中就已加入与System Drivers即“系统驱动因素”相关的内容。

还需要注意的是，当前半导体产业路线图已经作出预计，最迟到2036年，3D多层技术节点会成为产业发展的重要方向。在此之后，3D集成将会成为延续芯片缩放进程的必要组成部分。

华为自2019年以来便已着手探索如何借助3D集成继续推进缩放，这一布局很可能早于许多其他公司把该问题视为关乎生存的战略挑战。至于这一提前布局最终会带来怎样的结果，目前仍有待观察。

NBD：如果从电子设计自动化EDA，即借助计算机辅助设计软件来完成超大规模集成电路芯片功能设计、综合、验证以及物理设计等流程的设计方式，以及物理设计的角度来看，缩短信号路径、优化布局、改进互连，并推动设计与技术的协同优化，对于后摩尔时代持续提升芯片性能究竟有多重要？

Andrew B. Kahng：这些因素都是持续提升系统价值的关键所在。尺寸更小、速度更快、能效更高的芯片，意味着能够以更低的成本提供更高的价值。随着传统“摩尔定律”所带来的“顺风”逐步减弱，EDA以及物理设计当中的这些基础目标将会变得更加重要。

就当前情况而言，EDA以及芯片落地环节依然存在较大的提升空间。过去在依赖“摩尔定律”持续推进的过程中，两个完整技术节点所蕴含的潜在价值并未得到充分释放。未来，重新获得这些价值的机会，将分布在设计工具、设计方法学以及优化技术等多个方面，并且会与机器学习以及智能体式AI形成深度结合。

过去，产业进步的速度，常常可以借助“摩尔定律”来加以概括，即把它理解为“每周带来百分之一的改进”。随着技术提升的节奏逐步放缓，最后能够继续发挥作用的缩放杠杆，将不可避免地转向质量、周期以及成本方面的改善，而这些改善在很大程度上将依赖于设计与EDA。同时，机器学习以及AI也会在这一过程中发挥越来越重要的作用。

NBD：随着传统光刻技术的进步变得愈发困难、相关成本也持续走高，系统级设计、先进封装、3D集成以及软硬件协同优化，在延续半导体性能与能效提升的过程中，究竟能够发挥多大作用？

Andrew B. Kahng：上述这些方向，本身就是“超越摩尔”框架下必须发挥作用的关键杠杆，其核心任务在于帮助半导体产业持续提升系统层面以及产品层面的价值。

对此可以持乐观态度。可以认为，这些技术路径以及其他相关手段，会在未来多年持续延续半导体缩放进程以及由此带来的技术红利。其原因在于，人类社会在能源、健康、气候、基础设施、可持续发展以及科学发现等方面所面临的需求极为迫切且规模巨大，因此不能让半导体技术的发展停滞下来。

NBD：华为预计，依托“韬（τ）定律”，到2031年将设计出晶体管密度等效达到1.4纳米制程水平的高端芯片。从设计以及实现的角度来看，应当如何理解“等效于1.4纳米”这一表述？

Andrew B. Kahng：2031年距离当下仅有5年时间，因此可以据此推测，华为至少已经掌握了某条能够对这一说法形成支撑的验证路径。

还需要注意的是，当先进制程前沿的功耗、性能以及面积指标由约5纳米继续推进到3纳米、2纳米和1.4纳米时，其改善幅度实际上已经放缓。这意味着，“韬（τ）定律”所需要弥合的差距，可能比外界基于直观形成的想象更小。

可以认为，“等效于1.4纳米”更可能意味着一套基准测试标准。这套标准既能够体现“韬（τ）定律”的关键优势，也会把当前先进芯片在某些方面的局限暴露出来，例如SRAM静态随机存取存储器芯片的密度缩放仍显不足，仍须嵌入纯二维平面布局，或者受限于同质化芯片架构。

这类对比指标可能会围绕更低的功耗包络，即power envelope，更高的存储容量与带宽、单位封装面积内的等效晶体管数量，以及同等功耗条件下的系统级吞吐量来设定，适用场景则可能包括移动处理、边缘计算或AI加速器。

话虽如此，“等效于1.4纳米”很可能并不意味着其在版图密度、最高频率、制造良率、封装系统成本以及其他诸多指标方面都达到1.4纳米水平。

可以认为，上述指标都能够被量化并加以测量。如果相关标准能够被提前、清晰地提出，并在后续接受验证，那么“等效于1.4纳米”的表述将更具说服力。此外，“韬（τ）定律”的某些维度，可能具备更短的研发周期、更低的资本开支需求以及更小的技术风险，这也会使这一表述具备一定的内在稳健性。

NBD：如果“韬（τ）定律”或类似路径得以成功实现，那么它将会对AI芯片、数据中心计算、芯片设计自动化，以及整个后摩尔时代的转型，带来哪些积极影响？

Andrew B. Kahng：只要能够继续推动基于半导体的系统价值提升，其本身就会产生积极影响。

这一概念的价值还体现在，它向整个产业生态发出了清晰提醒：系统价值是一个共同追求的目标，而要把这一目标真正落到实处，就必须推动多个技术领域开展协同合作，进而形成一种关于价值缩放的“元定律”。

此外，如果这一讨论能够促使产业界再次思考指标、基准测试以及技术路线图，即行业应如何衡量、改进并做得更好，而不是仅仅依靠过往经验“看后视镜开车”，同样会产生积极影响。

此外，如果这一讨论能够促使产业界再次思考指标、基准测试以及技术路线图，即行业应如何衡量、改进并做得更好，而不是仅仅依靠过往经验“看后视镜开车”，同样会产生积极影响。

记者 | 岳楚鹏

编辑 | 金冥羽 兰素英 易启江

校对| 何小桃

封面图片来源：视觉中国（资料图）

｜每日经济新闻 nbdnews 原创文章｜

未经许可，禁止进行转载、摘编、复制以及镜像等使用。

来源：5年后实现等效1.4纳米？美国顶尖芯片学者解读华为“韬定律”：某些维度可能具备更短研发周期，暴露现在先进芯片某些方面的局限 | 每日经济新闻