《科创板日报》5月14日讯（记者 陈俊清） “AI从训练向推理迁移，以及Agent等新应用的爆发，对全球互连芯片市场扩容具有积极影响。我们凭借在DDR5子代迭代的领先优势，以及对MRCD/MDB、PCIe/CXL等技术的布局，将持续受益于这一产业趋势。”澜起科技董事长兼CEO杨崇和今日（5月14日）在该公司2025年度暨2026第一季度业绩说明会上表示。

其财报显示，澜起科技2025年实现营业收入54.56亿元，归母净利润22.36亿元，同比增长58.35%。2026年第一季度，该公司实现营业收入14.61亿元，同比增长19.51%；归母净利润8.47亿元，同比增长61.30%。

澜起科技董事兼总经理Stephen Kuong-Io Tai表示，2026年第一季度，公司MRCD/MDB、PCIe Retimer、CKD及CXL MXC互连芯片在AI与高性能计算浪潮下需求强劲。首先，上述产品与AI密切相关，将更受益于AI产业趋势；其次，相关产品的发展阶段有所差异，部分产品还处于规模试用阶段，随着未来规模上量，具备进一步成长空间；再次，公司还在布局PCIe Switch、以太网及光互连相关产品等新品。随着相关新产品逐步进入规模商用阶段，预计新产品将成为推动公司未来成长的重要引擎。

具体来看，澜起科技计划于今年完成DDR5第六子代RCD、第三子代MRCD/MDB 芯片的工程研发。据悉，该公司DDR5第六子代RCD芯片支持速率预计将达到9200MT/s，相比第五子代RCD芯片的8000MT/s提升15%；DDR5第三子代MRCD/MDB芯片支持速率预计将达到16000MT/s, 相比第二子代MRCD/MDB芯片的12800MT/s提升25%。

PCIe和CXL互联领域，2025年1月，澜起科技推出PCIe 6.x/CXL 3.x Retimer芯片并向客户送样，正积极配合客户测试验证。2026年1月，公司发布了PCIe 6.x/CXL 3.x的AEC解决方案。杨崇和表示，由于支持PCIe 6.0的服务器CPU尚未规模量产，相关Retimer芯片仍处于产业导入期。目前，PCIe 7.0 Retimer及PCIe Switch芯片的研发按计划推进。

行业分析认为，今年是CXL规模化部署的起点，预计到2027年将进入CXL规模商用的元年。随着支持CXL 3.0的服务器CPU平台量产，更多的内存池化方案将逐步落地，未来几年CXL在数据中心的渗透率有望持续提升。

Stephen Kuong-Io Tai表示，随着支持CXL3.0的服务器，CPU平台量产，更先进的内存池化方案将逐步落地。展望未来，随着CXL生态的逐步成熟和技术的广泛普及，MXC芯片市场将迎来广阔的发展空间。

DDR5内存接口芯片方面，根据JEDEC公布的信息，DDR5内存接口芯片已经规划了六个子代产品。“公司已完成第五子代RCD芯片量产版本的研发，目前正在研发第六子代RCD芯片。”Stephen Kuong-Io Tai表示。

从技术层面来看，SerDes作为多种重要高速传输技术（如PCIe、USB、以太网等）的物理层基础，广泛应用于服务器、异构计算、汽车电子和通信等领域的高速互连。近年来，澜起科技已完成研发支持32GT/s的SerDes IP用于PCIe 5.0/CXL 2.0 Retimer芯片，并推出64GT/s的SerDes IP，应用于PCIe 6.x/CXL 3.x Retimer产品。

杨崇和表示：“未来，我们将继续推进SerDes技术的迭代升级，目前在研的PCIe 7.0 SerDes IP支持128GT/s，并已启动以太网SerDes IP的研发工作。”

关于公司2026年重点工作，Stephen Kuong-Io Tai表示，今年将重点拓展PCIe/CXL业务布局，深耕高速互连核心技术：内存互连方面，公司计划完成DDR5第六子代RCD、第三子代MRCD/MDB芯片的工程研发，并积极参与JEDEC组织对DDR6内存接口芯片标准的制定，启动DDR6第一子代内存互连产品的工程研发。PCle/CXL互连方面，计划完成PCle6x/CXL3.x Retimer、CXL3.x MXC芯片量产版本的研发，计划完成PCle7.0 Retimer、PCle Switch芯片工程样片的流片。以太网互连方面，计划完成高速以太网PHYRetimer芯片工程样片的流片，时钟芯片方面，计划完成首批及第二批时钟缓冲芯片量产版本的研发。